CHARTS ZUM LABOR

ENTWURF DIGITALER SYSTEME



4. SEMESTER • ELEKTROTECHNIK • KLAUS GOSGER

Basys 3 von Digilent



Bild 1: Basys 3 Board

Mehr Information:

- siehe Reference Manual und Schematic
- data sheet of Artix 7devices

Artix 7 FPGA (Xilinx XC7A35T- 1CPG236C)

Device	Logic Cells	Configurable Logic Blocks (CLBs)		DSP48E1 Slices[2]	Block RAM Blocks[3]			CMTs[4]	PCIe[5]	GTPs	XADC Blocks	Total I/O Banks[6]	Max User I/O[7]
		Slices[1]	Max Distributed RAM (Kb)		18 Kb	36 Kb	Max (Kb)						
XC7A12T	12,800	2,000	171	40	40	20	720	3	1	2	1	3	150
XC7A15T	16,640	2,600	200	45	50	25	900	5	1	4	1	5	250
XC7A25T	23,360	3,650	313	80	90	45	1,620	3	1	4	1	3	150
XC7A35T	33,280	5,200	400	90	100	50	1,800	5	1	4	1	5	250
XC7A50T	52,160	8,150	600	120	150	75	2,700	5	1	4	1	5	250
XC7A75T	75,520	11,800	892	180	210	105	3,780	6	1	8	1	6	300
XC7A100T	101,440	15,850	1,188	240	270	135	4,860	6	1	8	1	6	300
XC7A200T	215,360	33,650	2,888	740	730	365	13,140	10	1	16	1	10	500

Notes:

1. Each 7 series FPGA slice contains four LUTs and eight flip-flops; only some slices can use their LUTs as distributed RAM or SRLs.
2. Each DSP slice contains a pre-adder, a 25 x 18 multiplier, an adder, and an accumulator.
3. Block RAMs are fundamentally 36 Kb in size; each block can also be used as two independent 18 Kb blocks.
4. Each CMT contains one MMCM and one PLL.
5. Artix-7 FPGA Interface Blocks for PCI Express support up to x4 Gen 2.
6. Does not include configuration Bank 0.
7. This number does not include GTP transceivers.

- Weitergehende Information zum eingesetzten FPGA finden Sie bei Xilinx im „Artix-7 Family Overview“, die grundlegenden Leistungsmerkmale finden sich in der obigen Tabelle aus eben diesem Datenblatt.

Basys 3 Board

- Außer dem FPGA-Baustein (Xilinx Artix 7 XC7A35T- 1CPG236C) und der zugehörigen fest eingebauten Peripherie (Arbeitsspeicher, Flash-Speicher, LED- und 7-Segment-Anzeigen, Mikroschalter, Taster und Taktgenerator) sind folgende Schnittstellen zur Erweiterung bzw. zur Kommunikation vorhanden:
  - Steckplätze für vier I/O Erweiterungen (6x2) mit insgesamt 32 IOs, davon einer für Analoge
  - USB-Port
  - PS/2 Port und VGA Port
- Der USB-Port dient der Kommunikation mit einem Rechner. Hierunter fällt auch die Programmierschnittstelle für die Entwicklungswerkzeuge. Ebenfalls über den USB-Port erfolgt die Stromversorgung.
- Die gesamte Peripherie ist an die FPGA Pins angeschlossen (die genaue Belegung finden Sie im User Manual bzw. im Master XDC File). Das Master XDC File dient der Festlegung der Constraints beim Entwurf in Vivado, also insbesondere der Festlegung welche Ports ihrer VHDL Module mit welchen Pins des FPGA verbunden werden sollen.

Basys 3 Board



Figure 1. Basys 3 FPGA board with callouts.

Callout	Component Description	Callout	Component Description
1	Power good LED	9	FPGA configuration reset button
2	Pmod port(s)	10	Programming mode jumper
3	Analog signal Pmod port (XADC)	11	USB host connector
4	Four digit 7-segment display	12	VGA connector
5	Slide switches (16)	13	Shared UART/ JTAG USB port
6	LEDs (16)	14	External power connector
7	Pushbuttons (5)	15	Power Switch
8	FPGA programming done LED	16	Power Select Jumper

Table 1. Basys 3 Callouts and component descriptions.

Versuch 1 - Schachuhr

Die Schachuhr soll folgende Funktionen implementieren:

(1) Die Schachuhr soll die verstrichen Zeit in Minuten und Sekunden pro Spieler für insgesamt 2 Spieler messen. Dazu darf diese im Gegensatz zu wirklichen Schachuhren von 0 an nach „Oben“ Zählen.

(2) Umschalten der Zeitanzeige von Spieler A auf Spieler B bzw. zurück nach jedem Schachzug (durch den am Zug befindlichen Spieler),

(3) Anzeige der insgesamt benötigten Zeit für den am Zug befindlichen Spieler in Minuten und Sekunden,

(4) Anhalten und Fortsetzen der Uhr bei Spielunterbrechungen (Start/Stopp-Funktion),

(5) Reset-Funktion, also zurücksetzender Zeiten für beide Spieler auf 0.

Zur Anzeige sollen die auf der Baugruppe befindlichen Bauteile verwendet werden (7-Segmentanzeige mit 4 Stellen, Schalter bzw. Taster, 100 MHz Taktsignal).

Versuch 1 - Schachuhr

Konzeption der Schaltung

Aufgabe 1.1: Zeichnen Sie ein Blockdiagramm der Schachuhr, das in einer HDL-Beschreibung die Entity darstellt.

Aufgabe 1.2 Erstellen Sie ein Konzept bzw. grobes Blockschaltbild für das Innenleben: Welche Funktionen bzw. Komponenten benötigen Sie (z.B. Sekundentakt, Speicher bzw. Zähler für die Spielzeiten, Steuerung durch Tasten, Anzeige etc)?

Hinweis: Wählen Sie einen Top-Down-Ansatz (erst die Struktur, die Details später). Ignorieren Sie zunächst bitte Reset und Start/Stopp. Abstrahieren Sie die Ansteuerung der 7-Segmentanzeige zu einem Funktionsblock Anzeige, der später detailliert werden kann.

Aufgabe 1.3: Ergänzen Sie das Blockdiagramm um die Funktionen Reset und Start/Stopp. Begründen Sie Ihren Entwurf.

Aufgabe 1.4: Detaillieren Sie die Speicher bzw. Zähler für die Spielstände.

Aufgabe 1.5: Detaillieren Sie den Funktionsblock für die 7-Segmentanzeige so, dass hervorgeht, wie Sie die 4 Ziffern der Sieben-Segment-Anzeigen ansteuern.

7-Segmentanzeige

Hinweise über die Verwendung der 7-Segmentanzeige finden Sie im Reference Manual. Folgendes Prinzip kommt zur Anwendung:



Bild 2: Basys 3 Board: Verschaltung 7-Segment -Anzeige

Die 4 Anzeigen (Ziffern) teilen sich die Kathoden-Anschlüsse, die Anoden des jeweiligen Segmentes sind zusammen geschaltet und dienen somit quasi zur Auswahl des jeweiligen Segments.

Hinweis

Um verschiedene Ziffern auf den 4 Segmenten darzustellen müssen diese nacheinander angesteuert werden, das Prinzip erkennen Sie aus nachfolgender Darstellung.



Bild 3: Beispiel für Timing von gemultiplexten 7-Segment-Anzeigen

Versuch 1 - Schachuhr

Schaltungsentwurf

Die in der Konzeption festgelegten Funktionsblöcke sind nun als Schaltung zu entwerfen, d.h. in VHDL zu beschreiben. Für den Entwurf können sie die Muster aus den angehängten Lösungen als Basis verwenden.

Hinweis: Wenn Sie in zu zweit bzw. in Gruppen organisiert sind, können Sie die Aufgaben folgendermaßen aufteilen und parallel starten:

(1) Schaltungsentwurf und funktionale Verifikation: machen Sie sich mit der Funktion der Schaltung und der Simulation der Schaltung vertraut, damit Sie auf Tests und mögliche Fehler bei der Implementierung vorbereitet sind.

(2) Schaltungssynthese: Machen Sie sich mit den Synthesewerkzeugen vertraut. Verwenden Sie hierzu die vorgegebenen Muster als Dateivorlagen für den Umgang mit den Werkzeugen zur Synthese und Implementierung

Aufgabe 1.6: Entwerfen Sie die Schaltung in VHDL. Als Vorlage können Sie die HDL-Beschreibung im Skript verwenden. Analysieren Sie die Vorlage und ändern Sie gegebenenfalls nach Bedarf.

Versuch 1 - Schachuhr

Funktionale Verifikation

Übernehmen Sie die Schaltungsentwürfe für den Generator in den HDL-Simulator und übersetzen Sie den Schaltungsentwurf. Übersetzen Sie die Dateien zunächst einzeln. Arbeiten Sie bitte direkt auf dem Verzeichnis, auf dem Sie die VHDL Dateien abgelegt haben, so dass bei der Fehlerkorrektur dort der fehlerfreie Quellcode abgelegt bleibt.

Aufgabe 1.7: Übersetzen Sie den Schaltungsentwurf und beheben Sie alle ggf. auftretenden Fehler, die der Compiler meldet.

Überlegen Sie sich eine Methode, um den Schaltungsentwurf zu verifizieren. Hierzu benötigen Sie eine Testumgebung, die alle Eingangssignale Ihrer Schaltung stimuliert und die Ausgangssignale aufnimmt. Hinweis: eventuell ist es hilfreich, die Signale im Prüfling zum Test hinzuzuziehen.

Aufgabe 1.8: Entwerfen Sie eine Testumgebung für ihre Schaltung.

Aufgabe 1.9: Testen Sie das Modul im Simulator. Analysieren Sie die Ausgangssignale des Prüflings (DUT). Prüfen Sie die Ergebnisse auf Plausibilität. Machen Sie notwendige Änderungen und wiederholen die Aufgaben 1.6 bis 1.9. bis sie einen verifizierten Schaltungsentwurf haben.

Aufgabe 1.10: Dokumentieren Sie die Ergebnisse Ihrer Tests. Legen Sie diese Dokumentation Ihrem Laborbericht bei.

Synthese Werkzeug



Vivado => Synthesis

Vivado => Programm & Debug

Vivado => Implementation, *.xdc-File

Programmieren

- Nach dem Einschalten muss der Artix-7 FPGA konfiguriert (bzw. programmiert) werden, bevor irgendwelche Funktionen ausgeführt werden können. Dafür stehen 3 Wege zur Verfügung:
    1. PC via Digilent USB-JTAG circuitry (portJ4, labeled "PROG") um den FPGA zu programmieren
    2. Ein File aus dem Flash kann über den SPI port transferiert an den FPGA werden (Programmiertaster).
    3. Ein Programming-File kann von einem USB memory stick gelesen werden, der am USB HID port hängt.
- Wechseln der Programmier-Modi mit dem "mode" jumper (JP1) (Standard SPI Flash, es kann trotzdem über USB programmiert werden.)



Versuch 1 - Schachuhr

Schaltungssynthese und Implementierung

Setzen Sie sich mit den Werkzeugen zur Synthese und Implementierung auseinander. Stellen Sie den Zusammenhang mit dem in der Abbildung gezeigten grundsätzlichen Ablauf her.

Aufgabe 1.11: Machen Sie sich mit den Synthesewerkzeugen in (Vivado) vertraut. Verwenden Sie hierzu die vorgegebenen Muster als Dateivorlagen für den Umgang mit den Werkzeugen zur Synthese und Implementierung.

Aufgabe 1.12: Überprüfen Sie die Ergebnisse der Verifikation des Schaltungsentwurfs (Dokumentation zu Aufgabe 1.9). Synthetisieren und implementieren Sie die den Schaltungsentwurf und testen Sie seine Funktionen auf dem Basys 3 Board. Wiederholen Sie gegebenfalls Schritte, bis die Schaltung das gewünschte Verhalten zeigt. Passen Sie ihre Dokumentation gegebenfalls an.

Versuch 2 - freies Thema

Als weiterer Versuch ist Ihnen ein Thema freigestellt. Ausgehend von Versuch 1 (Schachuhr), kämen beispielsweise folgende Abwandlungen / Ergänzungen in Frage: (1) Stoppuhr / Eieruhr oder (2) ein Metronom (Anzeige „beats per minute“), Reaktionsspiel usw...

Ihr Thema kann aber auch in eine völlig andere Richtung gehen, z.B. ein Signalgenerator (siehe Vorlesungsmanuskript) oder ein VGA Schnittstellen-Treiber oder ein Lauflicht / Laufschriftleiste...

Die Art des Themas richtet sich nach Ihren eigenen Interessen, sowie nach den Möglichkeiten der verwendeten Entwicklungsumgebung und des Zielsystems. Beispielsweise können Sie sich nach frei verfügbaren Bausteinen (IP-Cores umschauen), bzw. ein komplett eigenes Design realisieren.

Versuch 2 - freies Thema

Gehen Sie bitte wie folgt vor:

- Wenn möglich, wählen Sie sich einen Sparringspartner in Ihrem Kurs, mit dem Sie Ihr Thema gemeinsam realisieren. Auf diese Weise können Sie Arbeiten aufteilen und den Fortschritt und das weitere Vorgehen miteinander diskutieren. Da die Synthesewerkzeuge recht komplex sind, ist beispielsweise eine Arbeitsaufteilung in (1) Entwurf und Test der Schaltung, sowie (2) Synthese und Implementierung denkbar.
- Besprechen Sie Ihren Themenvorschlag mit Ihrem Betreuer. Bei dieser Gelegenheit ist auch zu klären, ob Sie zusätzliche Hardware benötigen und anschaffen möchten.
- Realisieren Sie Ihren Systementwurf in den in den folgenden Kapiteln angegebenen Schritten.
- Dokumentieren Sie die wichtigsten Ergebnisse in jedem der Schritte.
- Präsentieren Sie Ihren Systementwurf in der Abschlusspräsentation vor den anderen Teilnehmern des Kurses. (Dieser Punkt kann je nach Zeiterfordernissen entfallen)

Das Testat für das Labor erhalten Sie nach erfolgreicher Abschlusspräsentation und Abgabe der Dokumentation (Laborbericht) bei Ihrem Betreuer.

Versuch 2 - freies Thema

2.1. Funktionale Beschreibung

Beschreiben Sie Ihr Vorhaben und das Funktionsprinzip. Als Muster für die Dokumentation können Sie die Pflichtaufgabe verwenden, bzw. auf Literatur oder Fundstellen im Web verweisen. Beschreiben Sie Ihre geplante Vorgehensweise und ggf. die Aufteilung der Aufgaben.

2.2. Schaltungsentwurf

Entwerfen Sie Ihre Schaltung mit VHDL. Dokumentieren Sie Ihre Ergebnisse.

2.3. Funktionale Verifikation

Schreiben Sie eine Testumgebung zu Ihrem Schaltungsentwurf und testen Sie die Schaltung. Dokumentieren Sie Ihre Ergebnisse**. Sollte eine Verifikation mittels Testumgebung und Simulation nicht sinnvoll möglich sein, ist trotzdem eine Dokumentation der Testfälle erforderlich.** Sinnvoll ist hier z.B. eine **Tabelle mit den durchgeführten Testfällen und Ergebnissen der Tests.**

2.4. Schaltungssynthese

Implementieren Sie Ihren Schaltungsentwurf auf der Ziel-Hardware mit Hilfe der Entwicklungsumgebung. Dokumentiren Sie Ihre Ergebnisse.

Funktionale Verifikation

Name: Hans Checker

Entwurf digitaler Systeme

17.5.2025

Verifikation

Die folgende Tabelle stellt die verschiedenen durchgeführten Testfälle inklusive der dazugehörigen Beschreibung des Testfalls dar. Zusätzlich wird das erwartete Ergebnis mit dem Testergebnis verglichen und entsprechend markiert, ob der Test bestanden wurde.

Testfall	Testbeschreibung	Erwartetes Ergebnis	Testergebnis	Bestanden
1	**Ausgangszustand:** - direkt nach Anlegen der Stromversorgung - Beide Zähler auf Startwert **Benutzerinterface:** - Spielerwahlschalter auf A - StartStop-Schalter auf aus - Reset nicht betätigt	Anzeige von Startwert von Spieler A auf 7-Segment-Anzeige, alle LEDs aus	Anzeige von Startwert von Spieler A auf 7-Segment-Anzeige, alle LEDs aus	☑
2	**Ausgangszustand:** - direkt nach Anlegen der Stromversorgung - Beide Zähler auf Startwert **Benutzerinterface:** - Spielerwahlschalter auf A - StartStop-Schalter auf aus - Reset nicht betätigt	Anzeige von Startwert von Spieler B auf 7-Segment-Anzeige, alle LEDs aus	Anzeige von Startwert von Spieler B auf 7-Segment-Anzeige, alle LEDs aus	☑
3	**Ausgangszustand:** - direkt nach Anlegen der Stromversorgung - Beide Zähler auf Startwert **Benutzerinterface:** - Spielerwahlschalter auf A - StartStop-Schalter auf ein - Reset nicht betätigt	Zähler von Spieler A zählt runter, Spieler B bleibt unverändert, alle LEDs aus	Zähler von Spieler A zählt runter, Spieler B bleibt unverändert, alle LEDs aus	☑

usw...

Entprellen

Häufig sind die Taster und Schalter auf einem Demo-Board nicht entprellt. Grundsätzlich muss davonausgegangen werden, das Eingangssignale mit Störungen beaufschlagt sein können, so dass es sich empfiehlt sicherzustellen, dass das Eingangssignal nach einer Änderung des Pegels den aktuellen Wert für eine gewisse Zeit ohne Änderung hält.



Debouncer Schaltung

Eine Entprellschaltung verwendet als Eingangsstufe immer eine Synchronisierschaltung. Danach folgt ein Schaltungsteil mit einem Zähler. Es wird¨ uberprüft, ob das bereits synchronisierte Eingangssignal für eine gewisse Anzahl von Clockzyklen (z.B. 20.000) konstant bleibt, nur dann wird sein Wert an den Ausgang der Entprellschaltung weitergegeben.



Laborbericht (Über ihr freies Projekt)

- Format PDF / VHDL per e-mail an klaus@gosger.de
- Wer (Namen)
- Wann (4. Semester)
- Wie: (Hilfs-)Mittel, also verwendetes Board, verwendete Software, etc..
- Was (also Spezifikation bzw. geplante Funktionen der Entwicklung)
- Realisierung: Beschreibung / Blockschaltbild / VHDL
- Verifikation: Simulation / Testergebnisse (ggf. Testbench VHDL)
- Zusammenfassung Ergebnisse
- Ausblick
- ggf. Literatur, verwendete IP (Intellectual Property, z.B. SW Dritter)

Abgabe bis spätestens 25.5.2026

Bitte vergessen Sie nicht, ihr Basys 3 Board wieder abzugeben !